Usando-se um circuito integrado (CI) da família TTL, contendo dois J-K flip-flop, mestre-escravos independentes e CLEAR assíncrono, montou-se um circuito. Para tal, usou-se apenas um desses flip-flop, cujos pinos estão representados no circuito, de acordo com o diagrama de conexão do CI, obtido do fabricante, ambos apresentados a seguir.



Sabe-se que o CLEAR está em “0”, que o flip-flop apresenta saídas Q = “0” e Q = “1”, que a transição ocorre na descida do clock (conforme pode ser visto na mesma Figura) e que a frequência é compatível com as características do CI. (A fonte de alimentação e o terra foram omitidos, propositadamente, para não sobrecarregar o desenho.)

Se “1”, um lógico, representa nível alto, e “0”, zero lógico, representa nível baixo, qual é a frequência do sinal na saída, tomado em Q, com relação à frequência do clock?