Questões de Concurso

Considere que uma onda eletromagnética plana e linearmente
polarizada, que se propaga na direção indicada pelo vetor
paralelo ao plano xy, conforme ilustrado na figura acima, incida na
interface entre dois meios lineares e isotrópicos caracterizados
pelos índices de refração Com base nessas informações e
designando por θ, α e β os ângulos entre a normal à interface e os
sentidos dos vetores de onda dos feixes incidente refletido e refratado respectivamente, julgue os itens subsequentes.

Considere que um sinal senoidal analógico de frequência
40 MHz seja transmitido por meio de um cabo coaxial a um
conversor analógico/digital (A/D), que realiza conversão com
resoluções de 8 bits e taxa de amostragem e que se pretenda
converter esse sinal analógico em um sinal digital quantizado em 80
níveis diferentes, no mínimo.

Com base nessas informações e considerando, ainda, que
= 1,903 e = 0,3010, julgue os próximos itens.

Considere que um sinal senoidal analógico de frequência
40 MHz seja transmitido por meio de um cabo coaxial a um
conversor analógico/digital (A/D), que realiza conversão com
resoluções de 8 bits e taxa de amostragem e que se pretenda
converter esse sinal analógico em um sinal digital quantizado em 80
níveis diferentes, no mínimo.

Com base nessas informações e considerando, ainda, que
= 1,903 e = 0,3010, julgue os próximos itens.

Considere que um sinal senoidal analógico de frequência
40 MHz seja transmitido por meio de um cabo coaxial a um
conversor analógico/digital (A/D), que realiza conversão com
resoluções de 8 bits e taxa de amostragem e que se pretenda
converter esse sinal analógico em um sinal digital quantizado em 80
níveis diferentes, no mínimo.

Com base nessas informações e considerando, ainda, que
= 1,903 e = 0,3010, julgue os próximos itens.

O circuito acima representa uma porta lógica digital
implementada com a tecnologia NMOS. Os transistores de
chaveamento (com entradas ) são idênticos e do tipo
enriquecimento, mas o transistor de carga é do tipo depleção. As
tensões de limiar dos transistores de chaveamento e carga são 1 V
e !3 V, respectivamente. Para esse circuito, o nível lógico alto (1
digital) é definido como qualquer tensão analógica compreendida
entre 3,5 V e 5 V, e o nível lógico baixo (0 digital) corresponde às
tensões analógicas entre 0 e 1,8 V. Esse circuito apresenta duas
peculiaridades:

I se pelo menos um dos transistores de chaveamento operar com
entrada em 5 V, a tensão de saída não excederá 0,3 V;

II somente com ambas as entradas simultaneamente no nível
lógico baixo, a saída atinge o nível lógico alto.

Com base nessas informações, julgue os itens subsequentes.