Na figura, é apresentado o circuito de uma porta lógica digital CMOS complementar, onde a rede abaixadora (pull-down) está faltando.

O circuito correto para a rede abaixadora dessa porta lógica é

A figura apresenta um filtro de Sallen-Key, com os valores dos componentes normalizados, cuja resposta em frequência possui uma banda passante que vai até 1,0 rad/s.

Em seguida, é apresentada uma versão escalada desse filtro.

Qual é, em rad/s, o limite da banda passante do filtro escalado?

No circuito da figura, o amplificador operacional é polarizado de modo que os limites máximo e mínimo de excursão de sinal na saída vo sejam + 10 V e – 10 V, respectivamente. Além disso, um sinal senoidal de amplitude igual a 10 V e frequência de 1 kHz é aplicado à entrada v_i, conforme mostrado na figura.

Desprezando os atrasos devidos à resposta em frequência do amplificador operacional, o instante de tempo t_d, em milissegundos, apresentado no gráfico da tensão na saída v_o, vale

No circuito da figura, considere que os diodos apresentam uma queda de tensão V_D = 0,7 V quando estão conduzindo corrente e que não apresentam corrente de fuga quando estão em corte.

Assim, quando a chave S₁ for fechada, a tensão na saída V_x, em volts, será

O circuito lógico combinacional apresentado na figura emprega um multiplexador de três bits, onde a palavra binária de seleção tem S₂ como sendo o bit mais significativo.